# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11306762 A

(43) Date of publication of application: 05 . 11 . 99

(51) Int. CI

G11C 11/41 G11C 11/401 H01L 21/8244 H01L 27/11

(21) Application number: 10109563

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 20 . 04 . 98

(72) Inventor:

**UKITA MOTOMU** 


# (54) SEMICONDUCTOR MEMORY

### (57) Abstract:

PROBLEM TO BE SOLVED: To obtain a semiconductor memory in which high speed operation is performed with low power consumption while limiting the chip area.

SOLUTION: The semiconductor memory comprises load circuits 20.0,... of column sense amplifiers arranged in correspondence with Y address (global bit pair line). A plurality of memory blocks BK0,... share the load circuit 20. Each memory block is provided with the input circuits 10.0,... of column sense amplifiers for each pair of bit lines. The input circuits 10.0,... are activated in response to a corresponding block select signal. In response to the potential of corresponding pair of bit lines, potential difference of corresponding pair of global bit lines appears. The load circuits 20.0,... widen the potential difference.

COPYRIGHT: (C)1999,JPO



		•	-
		•	
			-
			5

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

# 特開平11-306762

(43)公開日 平成11年(1999)11月5日

(51) Int.	CI.
-----------	-----

識別記号

FΙ

G11C 11/34

301E 362B

H01L 21/8244

G11C 11/41

H01L 27/10

381

27/11

11/401

審査請求 未請求 請求項の数17 OL (全 26 頁)

(21)出願番号

(22)出顧日

特願平10-109563

平成10年(1998) 4月20日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 浮田 求

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 深見 久郎 (543名)

# (54) 【発明の名称】 半導体記憶装置

### (57)【要約】

【課題】 チップ面積を抑え、低消費電力でかつ高速動 作が可能な半導体記憶装置を提供する。

【解決手段】 本発明の半導体記憶装置においては、カ ラムセンスアンプの負荷回路20.0、…を、Yアドレ ス(グローバルビット線対)に対応して配置する。複数 のメモリブロックBK0、…は、負荷回路20を共有す る。各メモリブロックは、ビット線対毎にカラムセンス アンプの入力回路10.0、…を備える。入力回路1 0. 0、…はそれぞれ、対応するブロック選択信号に応 答して活性化する。対応するビット線対の電位に応答し て、対応するグローバルビット線対の電位差が生じる。 負荷回路20.0、…は、この電位差をさらに広げる。



#### 【特許請求の範囲】

【請求項1】 複数のメモリブロックを備え、前記複数 のメモリブロックの各々は、複数の行および複数の列に 対応して配置される複数のメモリセルと、前記複数の行 に対応して設けられる複数のワード線と、前記複数の列 に対応して設けられる複数のビット線対とを含み、

複数のグローバルビット線対をさらに備え、前記複数の グローバルビット線対の各々は、前記複数のメモリブロ ックのそれぞれにおける対応する列の前記ビット線対に 対して共通に配置され、

前記複数のメモリブロックの各々は、前記複数のビット 線対に対応して設けられる複数の入力手段をさらに含 み、前記複数の入力手段の各々は、対応する前記ビット 線対の信号に応答して対応する前記グローバルビット線 対の電位を変化させ、

前記複数のグローバルビット線対にそれぞれ対応して設 けられる複数の増幅手段をさらに備え、前記複数の増幅 手段の各々は、対応する前記グローバルビット線対の電 位を増幅し、

データ入出力端子と、

前記複数のグローバルビット線対と前記データ入出力端 子との間でデータ信号の授受を行なうためのデータ入出 力線とをさらに備える、半導体記憶装置。

【請求項2】 前記グローバルビット線対は、

第1の前記グローバルビット線と、

第2の前記グローバルビット線とを含み、

前記ピット線対は、

第1の前記ピット線と、

第2の前記ビット線とを含み、

外部信号に応答して、前記メモリブロックを選択するた 30 めのブロック選択信号を出力するブロック選択手段と、 外部信号に応答して、前記複数のメモリブロックのそれ ぞれにおける対応する列を選択するための列選択信号を 発生する列選択手段と、

対応する前記列選択信号を伝送する複数の列デコード線 とをさらに備え、

前記複数の入力手段のそれぞれは、

前記ブロック選択手段により出力される対応する前記ブ ロック選択信号と対応する前記列デコード線の電位とに 応答してオン状態/オフ状態となるスイッチ手段と、 前記スイッチ手段のオン状態に応答して、対応する第1 の前記ピット線の電位に応じて、対応する第1の前記グ ローバルビット線に電位を出力する第1の出力手段と、 前記スイッチ手段のオン状態に応答して、対応する第2 の前記ピット線の電位に応じて、対応する第2の前記グ ローバルビット線に電位を出力する第2の出力手段とを

前記複数の増幅手段のそれぞれは、

対応する前記グローバルビット線対の電位に応答してオ ン状態となり、対応する第1の前記グローバルビット線 50 外部信号に応答して、前記メモリブロックを選択するた

に電位を供給する第1の供給手段と、

対応する前記グローバルビット線対の電位に応答してオ ン状態となり、対応する第2の前記グローバルビット線 に電位を供給する第2の供給手段とを含む、請求項1記 載の半導体記憶装置。

【請求項3】 前記グローバルビット線対は、

第1の前記グローバルビット線と、

第2の前記グローバルビット線とを含み、

前記ビット線対は、

10 第1の前記ビット線と、

第2の前記ビット線とを含み、

外部信号に応答して、前記メモリブロックを選択するた めのブロック選択信号を出力するブロック選択手段と、 外部信号に応答して、前記複数のメモリブロックのそれ ぞれにおける対応する列を選択するための列選択信号を 発生する列選択手段と、

対応する前記列選択信号を伝送する複数の列デコード線 とをさらに備え、

前記複数の入力手段のそれぞれは、

前記ブロック選択手段により出力される対応する前記ブ ロック選択信号と対応する前記列デコード線の電位とに 応答してオン状態/オフ状態となる第1のスイッチ手段

前記プロック選択手段により出力される対応する前記ブ ロック選択信号と対応する前記列デコード線の電位とに 応答してオン状態/オフ状態となる第2のスイッチ手段

前記第1のスイッチ手段のオン状態に応答して、対応す る第1の前記ビット線の電位に応じて、対応する第1の 前記グローバルビット線に電位を出力する第1の出力手 段と、

前記第2のスイッチ手段のオン状態に応答して、対応す る第2の前記ビット線の電位に応じて、対応する第2の 前記グローバルビット線に電位を出力する第2の出力手 段とを含み、

前記複数の増幅手段のそれぞれは、

対応する前記グローバルビット線対の電位に応答してオ ン状態となり、対応する第1の前記グローバルビット線 に電位を供給する第1の供給手段と、

40 対応する前記グローバルビット線対の電位に応答してオ ン状態となり、対応する第2の前記グローバルビット線 に電位を供給する第2の供給手段とを含む、請求項1記 載の半導体記憶装置。

【請求項4】 前記グローバルビット線対は、

第1の前記グローバルビット線と、

第2の前記グローバルビット線とを含み、

前記ピット線対は、

第1の前記ビット線と、

第2の前記ビット線とを含み、

めのブロック選択信号を出力するブロック選択手段と、 外部信号に応答して、前記複数のメモリブロックのそれ ぞれにおける対応する列を選択するための列選択信号を 発生する列選択手段と、

対応する前記列選択信号を伝送する複数の列デコード線とをさらに備え

前記複数の入力手段のそれぞれは、

前記プロック選択手段により出力される対応する前記ブロック選択信号に応答してオン状態/オフ状態となるスイッチ手段と、

前記スイッチ手段のオン状態に応答して、対応する第1の前記ピット線の電位に応じて、対応する第1の前記グローバルピット線に電位を出力する第1の出力手段と、前記スイッチ手段のオン状態に応答して、対応する第2の前記ピット線の電位に応じて、対応する第2の前記グローバルピット線に電位を出力する第2の出力手段とを含み、

前記複数の増幅手段のそれぞれは、

第1のノードと、

対応する前記列デコード線の電位に応答してオン状態となり、前記第1のノードと対応する電源電位とを接続状態とする制御手段と、

対応する前記グローバルビット線対の電位に応答してオン状態となり、前記第1のノードの電位を対応する第1の前記グローバルビット線に供給する第1の供給手段と、

対応する前記グローバルビット線対の電位に応答してオン状態となり、前記第1のノードの電位を対応する第2の前記グローバルビット線に供給する第2の供給手段とを含む、請求項1記載の半導体記憶装置。

【請求項5】 前記グローバルビット線対は、

第1の前記グローバルビット線と、

第2の前記グローバルビット線とを含み、

前記ピット線対は、

第1の前記ピット線と.

第2の前記ピット線とを含み、

外部信号に応答して、前記メモリブロックを選択するためのブロック選択信号を出力するブロック選択手段と、 外部信号に応答して、前記複数のメモリブロックのそれ ぞれにおける対応する列を選択するための列選択信号を 40 発生する列選択手段と、

対応する前記列選択信号を伝送する複数の列デコード線 とをさらに備え、

前記複数の入力手段のそれぞれは、

前記ブロック選択手段により出力される対応する前記ブロック選択信号に応答してオン状態/オフ状態となる第 1のスイッチ手段と、

前記ブロック選択手段により出力される対応する前記ブロック選択信号に応答してオン状態/オフ状態となる第2のスイッチ手段と、

前記第1のスイッチ手段のオン状態に応答して、対応する第1の前記ピット線の電位に応じて、対応する第1の前記グローバルピット線に電位を出力する第1の出力手段と、

前記第2のスイッチ手段のオン状態に応答して、対応する第2の前記ビット線の電位に応じて、対応する第2の前記グローバルビット線に電位を出力する第2の出力手段とを含み、

前記複数の増幅手段のそれぞれは、

10 第1のノードと、

対応する前記列デコード線の電位に応答してオン状態となり、前記第1のノードと対応する電源電位とを接続状態とする制御手段と、

対応する前記グローバルビット線対の電位に応答してオン状態となり、前記第1のノードの電位を対応する第1の前記グローバルビット線に供給する第1の供給手段と、

対応する前記グローバルビット線対の電位に応答してオン状態となり、前記第1のノードの電位を対応する第2の前記グローバルビット線に供給する第2の供給手段とを含む、請求項1記載の半導体記憶装置。

【請求項6】 各前記メモリセルは、第1のトランジスタで構成され、

前記スイッチ手段、前記第1の出力手段および前記第2 の出力手段のそれぞれは、前記第1のトランジスタで構成され、

前記第1の供給手段および前記第2の供給手段のそれぞれは、第2のトランジスタで構成される、請求項2記載の半導体記憶装置。

30 【請求項7】 各前記メモリセルは、第1のトランジスタで構成され、

前記第1のスイッチ手段、前記第2のスイッチ手段、前記第1の出力手段および前記第2の出力手段のそれぞれは、前記第1のトランジスタで構成され。

前記第1の供給手段および前記第2の供給手段のそれぞれは、第2のトランジスタで構成される、請求項3記載の半導体記憶装置。

【請求項8】 各前記メモリセルは、第1のトランジスタで構成され、

前記スイッチ手段、前記第1の出力手段および前記第2 の出力手段のそれぞれは、前記第1のトランジスタで構成され。

前記制御手段、前記第1の供給手段および前記第2の供 給手段のそれぞれは、第2のトランジスタで構成され る、請求項4記載の半導体記憶装置。

【請求項9】 各前記メモリセルは、第1のトランジスタで構成され、

前記第1のスイッチ手段、前記第2のスイッチ手段、前 記第1の出力手段および前記第2の出力手段のそれぞれ 50 は、前記第1のトランジスタで構成され、

前記制御手段、前記第1の供給手段および前記第2の供 給手段のそれぞれは、第2のトランジスタで構成され る、請求項5記載の半導体記憶装置。

【請求項10】 前記複数のビット線対のそれぞれは、 第1層目の金属配線で形成され、

前記複数の列デコード線、および前記複数のグローバルビット線対のそれぞれは、前記第1層目の金属配線上に 形成される第2層目の金属配線であって、前記第1層目 の金属配線のそれぞれに交差するように配置され、

スタンパイ状態においては、前記複数の列デコード線、 および前記複数のグローバルビット線対のそれぞれは、 すべて同一の電位とする、請求項2記載の半導体記憶装 置。

【請求項11】 前記複数のビット線対のそれぞれは、 第1層目の金属配線で形成され、

前記複数の列デコード線、および前記複数のグローバル ビット線対のそれぞれは、前記第1層目の金属配線上に 形成される第2層目の金属配線であって、前記第1層目 の金属配線のそれぞれに交差するように配置され、

スタンバイ状態においては、前記複数の列デコード線、 および前記複数のグローバルビット線対のそれぞれは、 すべて同一の電位とする、請求項3記載の半導体記憶装 置。

【請求項12】 前記複数のビット線対のそれぞれは、 第1層目の金属配線で形成され、

前記複数の列デコード線、および前記複数のグローバルビット線対のそれぞれは、前記第1層目の金属配線上に 形成される第2層目の金属配線であって、前記第1層目 の金属配線のそれぞれに交差するように配置され、

スタンバイ状態においては、前記複数の列デコード線、 および前記複数のグローバルビット線対のそれぞれは、 すべて同一の電位とする、請求項4記載の半導体記憶装 置。

【請求項13】 前記複数のビット線対のそれぞれは、 第1層目の金属配線で形成され、

前記複数の列デコード線、および前記複数のグローバルビット線対のそれぞれは、前記第1層目の金属配線上に 形成される第2層目の金属配線であって、前記第1層目 の金属配線のそれぞれに交差するように配置され、

スタンバイ状態においては、前記複数の列デコード線、 および前記複数のグローバルビット線対のそれぞれは、 すべて同一の電位とする、請求項5記載の半導体記憶装 置。

【請求項14】 複数のゲート手段をさらに備え、前記複数のゲート手段の各々は、対応する前記増幅手段と前記データ入出力線との間に配置され、対応する前記列選択信号に応答して、前記データ入出力線と対応する前記グローバルビット線対とを結合状態にする、請求項2記載の半導体記憶装置。

【請求項15】 複数のゲート手段をさらに備え、前記 50 られる。

複数のゲート手段の各々は、対応する前記増幅手段と前記データ入出力線との間に配置され、対応する前記列選択信号に応答して、前記データ入出力線と対応する前記グローバルビット線対とを結合状態にする、請求項3記載の半導体記憶装置。

【請求項16】 複数のゲート手段をさらに備え、前記 複数のゲート手段の各々は、対応する前記増幅手段と前 記データ入出力線との間に配置され、対応する前記列選 択信号に応答して、前記データ入出力線と対応する前記 グローバルビット線対とを結合状態にする、請求項4記 載の半導体記憶装置。

【請求項17】 複数のゲート手段をさらに備え、前記複数のゲート手段の各々は、対応する前記増幅手段と前記データ入出力線との間に配置され、対応する前記列選択信号に応答して、前記データ入出力線と対応する前記グローバルビット線対とを結合状態にする、請求項5記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 関し、特に高速で低消費電力の大容量メモリを備える半 導体記憶装置に関する。

[0002]

【従来の技術】従来のスタティック型半導体記憶装置 (以下、SRAMと称す)について、図23を用いて簡単に説明する。

【0003】図23は、従来のSRAM8000における主要部の構成を示す回路図である。従来のSRAM8000は、メモリセルアレイを含み、メモリセルアレイは、複数のメモリブロックに分割されている。図23においては、とのうちの1のメモリブロックBKiを中心とした構成を示している。

【0004】図23に示す従来のSRAM8000にお けるメモリブロックBKiは、行列状に配置された複数 のメモリセルMC、複数のビット線対BITOおよび/ BITO、BIT1および/BIT1、…、BITnお よび/BITn、複数のワード線WLO、WL1、…、 WLm、トランスファーゲート102.0、102. 1、…、102. n、データ入出力線対IOおよび/I O、ならびにセンスアンプ104および106を含む。 【0005】複数のビット線対BIT0および/BIT O、BIT1および/BIT1、…、BITnおよび/ BITn(以下、総称的にビット線対BITおよび/B [Tと称す]は、各列に対応して配置される。複数のワ ード線WL0、WL1、…、WLm(以下、総称的に、 ワード線WLと称す)は、各行に対応して配置される。 [0006]トランスファーゲート102.0、10 2. 1、…、102. n (以下、総称的にトランスファ ーゲート102と称す)はそれぞれ、列に対応して設け

【0007】トランスファーゲート102はそれぞれ、 NMOSトランジスタN90およびN91、PMOSト ランジスタP90およびP91、ならびにインバータ回 路114を含み、対応するYアドレス信号Y0、Y1、 …、Ym(以下、総称的に、Yアドレス信号Yと称す) に応答して、対応するビット線対BITおよび/BIT の信号をデータ入出力線対IOおよび/IOに出力す

【0008】センスアンプ104および106は、デー タ入出力線対IOおよび/IO上の信号を増幅する。 【0009】ここで、図23を用いて、従来のSRAM 8000における読出動作を説明する。たとえば、ビッ ト線対BITOおよび/BITOとワード線WLOとの 交点に位置するメモリセルMCのデータを読出す。

【0010】との場合、ワード線WL0を選択状態(H レベルに立上げる) にする。ワード線WL 0 が選択され ると、ワード線WLOにつながるメモリセルMCのデー タが、対応するビット線対BITおよび/BITに出力 される。

【0011】続いて、Yアドレス信号Y0をHレベルに 20 立上げる。これにより、トランスファーゲート102. Oが活性状態となり、対応するビット線対BITOおよ び/BIT0の信号が、データ入出力線対IOおよび/ IOに出力される。

【0012】これにより、メモリセルMCのデータが、 1段目のセンスアンプ104と2段目のセンスアンプ1 06とで増幅され、その後、図示しない周辺回路を介し て外部へ出力される。

【0013】なお、図24、図25および図26は、従 来のSRAMに使用されるメモリセルMCの構成を示し 30 た図であり、図24は、フルCMOS型のメモリセルの 構成を、図25は、TFT負荷型のメモリセルの構成 を、図26は、高抵抗負荷型のメモリセルの構成をそれ ぞれ示している。

【0014】図24において、フルCMOS型のメモリ セルMCは、NMOSトランジスタN100, N10 1, N102およびN103、ならびにPMOSトラン ジスタP100およびP101で構成される。

【0015】図25において、TFT負荷型のメモリセ ルMCは、NMOSトランジスタN105, N106, N107およびN108、ならびにTFT素子T100 およびT101で構成される。

【0016】図26において、髙抵抗負荷型のメモリセ ルMCは、NMOSトランジスタN109, N110, N111およびN112、ならびに抵抗素子R100お よびR101で構成される。

【0017】ところで、近年の大容量SRAMに用いら れるメモリセルは、微細化に伴い、駆動力すなわちビッ ト線に信号を出力するために流すことのできる電流が小 対に出力される信号の速度が遅く、読出された信号が外 部に出力するまで時間がかかる傾向にある。したがっ て、大容量SRAMの高速化を妨げているばかりでな く、前世代並みの速度を満足させることすら困難な状況 にある。

【0018】メモリセルの駆動力を補うためには、ビッ ト線対を短くしてメモリセルが駆動する負荷を軽くする 手法がある。

【0019】この手法によると、ビット線対1本当りの メモリセルの数が減る(メモリブロックが小さくなる) 10 ため、記憶容量を維持するには、メモリブロックの数を 増やす必要が生じる。しかし、これではかえってビット 線対の数が増大し、ビット線対につながる回路たとえば 負荷回路やトランスファーゲート等の数が増加すること になり、結果的にチップサイズが大きくなってしまう。 【0020】特に、大容量SRAMでは、チップサイズ の増大はコストの上昇につながるため、ビット線対を単 純に短くすることはできない。

【0021】そこで、ビット線対の長さと数とをそのま まにして、メモリセルが駆動する負荷を軽くするための 手段としてカラムセンス方式がある。ととで、従来のカ ラムセンス方式SRAMの構成について、図27を用い て説明する。

【0022】図27は、従来のカラムセンス方式SRA M9000における主要部の構成を示す図である。図2 7においては、従来のカラムセンス方式SRAM900 0 における 1 つのメモリブロック BK i を中心とした構 成が示されている。

【0023】図27における従来のSRAM8000と 同じ構成要素には、同じ記号および同じ符号を付しその 説明を省略する。

【0024】図27に示す従来のカラムセンス方式SR AM9000は、図23に示すセンスアンプ104に代 わって、複数のカラムセンスアンプ108.0、10 8.1、…、108. nを備える。

【0025】カラムセンスアンプ108.0、108. 1、…、108. n (以下、総称的にカラムセンスアン プ108と称す) は、ビット線対BITおよび/BIT のそれぞれに対応して設けられる。カラムセンスアンプ 108は、対応するYアドレス信号Yに応答して、活性 状態となる。

【0026】図28は、図27に示す従来のカラムセン スアンプ108の具体的構成の一例を示す回路図であ り、一例としてカラムセンスアンブ108.0の構成を 示している。その他のカラムセンスアンプ108の構成 は、図28に示すカラムセンスアンプ108.0と同じ である。

【0027】図28に示すカラムセンスアンブ108. 0は、負荷回路110および入力回路112を含む。負 さくなっている。これにより、メモリセルからビット線 50 荷回路110は、PMOSトランジスタP120および P 1 2 1 を含み、入力回路 1 1 2 は、NMO S トランジスタN 1 2 0、N 1 2 1 およびN 1 2 2 を含む。

【0028】PMOSトランジスタP120は、電源電位とデータ入出力線IOとの間に接続され、そのゲート電極は、データ入出力線/IOに接続される。PMOSトランジスタP121は、電源電位とデータ入出力線/IOとの間に接続され、そのゲート電極は、データ入出力線IOに接続される。

【0029】NMOSトランジスタN120は一方の端子がデータ入出力線IOと接続され、他方の端子はNM 10 OSトランジスタN122と接続される。NMOSトランジスタN121は、一方の端子がデータ入出力線/IOと接続され、他方の端子はNMOSトランジスN12 2と接続される。

【0030】NMOSトランジスタN120のゲート電 極は、対応するビット線/BIT0と接続される。NM OSトランジスタN102のゲート電極は、対応するビ ット線BIT0と接続される。

【0031】NMOSトランジスタN122の他方の端子は、接地電位と接続される。さらに、NMOSトランジスタN122のゲート電極は、対応するYアドレス信号Y0を受ける。

【0032】簡単にカラムセンスアンプ108.0の動作について説明する。NMOSトランジスタN122は、Yアドレス信号YOがHレベルになると導通状態となる。

【0033】NMOSトランジスタN121は、ビット 線BIT0の電位に応答して導通状態となり、NMOS トランジスタN120は、ビット線/BIT0の電位に 応答して導通状態となる。

【0034】ビット線BIT0とビット線/BIT0との間の微小な電位差が生じた場合、これを受けて、データ入出力線 IOとデータ入出力線/IOとの間に電位差が生じる。負荷回路110は、この微小な電位差をさらに増幅する。

[0035] このように、ビット線対のそれぞれに対応してカラムセンスアンプ108を設けることにより、トランスファーゲートの抵抗やIO線の容量をメモリセルが駆動する必要がなくなるため、ビット線対の電位は高速に立上がりまたは立下げることが可能となる。

#### [0036]

【発明が解決しようとする課題】ところで、上述したように、従来のカラムセンス方式SRAM9000を採用した場合、高速動作が保証される。しかし、その一方で、ビット線対ごとにカラムセンスアンブを設けるため、チップ面積が大きくなってしまうという問題があった。

【0037】具体的には、図23に示す従来のSRAM バルビット線対にそれぞれ対応して設けられる複数の増8000では、各列(ビット線対)ごとに、4素子から 幅手段をさらに備え、複数の増幅手段の各々は、対応すなるトランスファーゲート102を設けるが、図27に 50 るグローバルビット線対の電位を増幅し、データ入出力

示す従来のカラムセンス方式SRAM9000では、5 素子からなるカラムセンスアンプ108と図示しない書 込用のトランスファーゲート (トランスファーゲート1 02と同じ構成で4素子)とを併せた9素子が必要とな る。

【0038】チップ面積を低減させるための手段が、「センスアンプ(特開平8-69694号公報)」(以下、文献1と称す)、「半導体記憶装置(特開平6-89586号公報)」(以下、文献2と称す)にそれぞれ開示されている。

【0039】文献1および文献2における半導体記憶装置では、1つのメモリブロック内でセンスアンブ負荷部を共有する構成となっている。

 $[0\,0\,4\,0]$  したがって、たとえば、 $1\,$ つのメモリブロックが $1\,2\,8$ 列から構成されるとすると、 $8\,$ I/O構成(つまり、 $1\,$ I/O $=\,$ 1 $6\,$ Dラム)であるならば、負荷は $1\,$ / $1\,$ 6であり、 $1\,$ 6I/O構成(つまり、 $1\,$ I/O $=\,$ 8 $\,$ Dラム)であるならば $1\,$ / $1\,$ 8 $\,$ O数になる。

[0041] しかしながら、近年のメモリセルアレイは、CPU等の高速化・高性能化に対応して多ピット化が進んでおり、今後は16I/O、32I/Oといった製品も増加が予想される。さらに、文献1および文献2における半導体記憶装置を用いた場合には、面積低減効果を最大に引き出すためには、負荷部の数をI/O構成に対応することができない。

[0042] そこで、本発明はかかる問題を解決するためになされたものであり、その目的は、チップ面積を抑え高速動作が可能な半導体記憶装置を提供することにある。

【0043】さらに、本発明の他の目的は、I/O構成によらず、一定の面積低減効果を得ることができる半導体記憶装置を提供することにある。

#### [0044]

【課題を解決するための手段】請求項1に係る半導体記憶装置は、複数のメモリブロックを備え、複数のメモリブロックの各々は、複数の行むよび複数の列に対応して配置される複数のソモリセルと、複数の列に対応して設けられる複数のワード線と、複数の列に対応して設けられる複数のビット線対とを含み、複数のグローバルビット線対をさらに備え、複数のグローバルビット線対の名々は、複数のメモリブロックのそれぞれにおける対応する列のビット線対に対して共通に配置され、複数のメモリブロックの各々は、複数のビット線対に対して共通に配置され、複数のメモリブロックの各々は、複数のビット線対に合って設けられる複数の入力手段をさらに含み、複数の入力手段の各々は、対応するグローバルビット線対の電位を変化させ、複数のグローバルビット線対にそれぞれ対応して設けられる複数の増幅手段をさらに備え、複数の増幅手段の各々は、対応するスグローバルビット線対の電位を増幅し、データ入出力

端子と、複数のグローバルビット線対とデータ入出力端 子との間でデータ信号の授受を行なうためのデータ入出 力線とをさらに備える。

【0045】請求項2に係る半導体記憶装置は、請求項 1に係る半導体記憶装置であって、グローバルビット線 対は、第1のグローバルビット線と、第2のグローバル ビット線とを含み、ビット線対は、第1のビット線と、 第2のビット線とを含み、外部信号に応答して、メモリ ブロックを選択するためのブロック選択信号を出力する ブロック選択手段と、外部信号に応答して、複数のメモ リブロックのそれぞれにおける対応する列を選択するた めの列選択信号を発生する列選択手段と、対応する列選 択信号を伝送する複数の列デコード線とをさらに備え、 複数の入力手段のそれぞれは、ブロック選択手段により 出力される対応するブロック選択信号と対応する列デコ ード線の電位とに応答してオン状態/オフ状態となるス イッチ手段と、スイッチ手段のオン状態に応答して、対 応する第1のビット線の電位に応じて、対応する第1の グローバルビット線に電位を出力する第1の出力手段 と、スイッチ手段のオン状態に応答して、対応する第2 のビット線の電位に応じて、対応する第2のグローバル ビット線に電位を出力する第2の出力手段とを含み、複 数の増幅手段のそれぞれは、対応するグローバルビット 線対の電位に応答してオン状態となり、対応する第1の グローバルビット線に電位を供給する第1の供給手段 と、対応するグローバルビット線対の電位に応答してオ ン状態となり、対応する第2のグローバルビット線に電 位を供給する第2の供給手段とを含む。

【0046】請求項3に係る半導体記憶装置は、請求項 1に係る半導体記憶装置であって、グローバルビット線 30 対は、第1のグローバルビット線と、第2のグローバル ビット線とを含み、ビット線対は、第1のビット線と、 第2のビット線とを含み、外部信号に応答して、メモリ ブロックを選択するためのブロック選択信号を出力する ブロック選択手段と、外部信号に応答して、複数のメモ リブロックのそれぞれにおける対応する列を選択するた めの列選択信号を発生する列選択手段と、対応する列選 択信号を伝送する複数の列デコード線とをさらに備え、 複数の入力手段のそれぞれは、ブロック選択手段により 出力される対応するブロック選択信号と対応する列デコ ード線の電位とに応答してオン状態/オフ状態となる第 1のスイッチ手段と、ブロック選択手段により出力され る対応するブロック選択信号と対応する列デコード線の 電位とに応答してオン状態/オフ状態となる第2のスイ ッチ手段と、第1のスイッチ手段のオン状態に応答し て、対応する第1のビット線の電位に応じて、対応する 第1のグローバルビット線に電位を出力する第1の出力 手段と、第2のスイッチ手段のオン状態に応答して、対 応する第2のビット線の電位に応じて、対応する第2の

を含み、複数の増幅手段のそれぞれは、対応するグロー バルビット線対の電位に応答してオン状態となり、対応 する第1のグローバルビット線に電位を供給する第1の 供給手段と、対応するグローバルビット線対の電位に応 答してオン状態となり、対応する第2のグローバルビッ ト線に電位を供給する第2の供給手段とを含む。

【0047】請求項4に係る半導体記憶装置は、請求項 1に係る半導体記憶装置であって、グローバルビット線 対は、第1のグローバルビット線と、第2のグローバル ビット線とを含み、ビット線対は、第1のビット線と、 第2のビット線とを含み、外部信号に応答して、メモリ ブロックを選択するためのブロック選択信号を出力する ブロック選択手段と、外部信号に応答して、複数のメモ リブロックのそれぞれにおける対応する列を選択するた めの列選択信号を発生する列選択手段と、対応する列選 択信号を伝送する複数の列デコード線とをさらに備え、 複数の入力手段のそれぞれは、ブロック選択手段により 出力される対応するブロック選択信号に応答してオン状 態/オフ状態となるスイッチ手段と、スイッチ手段のオ 20 ン状態に応答して、対応する第1のビット線の電位に応 じて、対応する第1のグローバルビット線に電位を出力 する第1の出力手段と、スイッチ手段のオン状態に応答 して、対応する第2のビット線の電位に応じて、対応す る第2のグローバルビット線に電位を出力する第2の出 力手段とを含み、複数の増幅手段のそれぞれは、第1の ノードと、対応する列デコード線の電位に応答してオン 状態となり、第1のノードと対応する電源電位とを接続 状態とする制御手段と、対応するグローバルビット線対 の電位に応答してオン状態となり、第1のノードの電位 を対応する第1のグローバルビット線に供給する第1の 供給手段と、対応するグローバルビット線対の電位に応 答してオン状態となり、第1のノードの電位を対応する 第2のグローバルビット線に供給する第2の供給手段と を含む。

【0048】請求項5に係る半導体記憶装置は、請求項 1に係る半導体記憶装置であって、グローバルビット線 対は、第1のグローバルビット線と、第2のグローバル ビット線とを含み、ビット線対は、第1のビット線と、 第2のビット線とを含み、外部信号に応答して、メモリ ブロックを選択するためのブロック選択信号を出力する ブロック選択手段と、外部信号に応答して、複数のメモ リブロックのそれぞれにおける対応する列を選択するた めの列選択信号を発生する列選択手段と、対応する列選 択信号を伝送する複数の列デコード線とをさらに備え、 複数の入力手段のそれぞれは、ブロック選択手段により 出力される対応するブロック選択信号に応答してオン状 態/オフ状態となる第1のスイッチ手段と、ブロック選 択手段により出力される対応するブロック選択信号に応 答してオン状態/オフ状態となる第2のスイッチ手段 グローバルビット線に電位を出力する第2の出力手段と 50 と、第1のスイッチ手段のオン状態に応答して、対応す

る第1のビット線の電位に応じて、対応する第1のグローバルビット線に電位を出力する第1の出力手段と、第2のスイッチ手段のオン状態に応答して、対応する第2のビット線の電位に応じて、対応する第2のグローバルビット線に電位を出力する第2の出力手段とを含み、複数の増幅手段のそれぞれは、第1のノードと、対応する列デコード線の電位に応答してオン状態となり、第1のノードと対応する電源電位とを接続状態とする制御手段と、対応するグローバルビット線対の電位に応答してオン状態となり、第1のノードの電位を対応する第1のグローバルビット線に供給する第1の供給手段と、対応するグローバルビット線対の電位に応答してオン状態となり、第1のノードの電位を対応する第2のグローバルビット線に供給する第2の供給手段とを含む。

【0049】請求項6に係る半導体記憶装置は、請求項2に係る半導体記憶装置であって、各メモリセルは、第1のトランジスタで構成され、スイッチ手段、第1の出力手段および第2の出力手段のそれぞれは、第1のトランジスタで構成され、第1の供給手段および第2の供給手段のそれぞれは、第2のトランジスタで構成される。【0050】請求項7に係る半導体記憶装置は、請求項3に係る半導体記憶装置であって、各メモリセルは、第1のトランジスタで構成され、第1のスイッチ手段、第1の出力手段および第2の出力手段のそれぞれは、第1のトランジスタで構成され、第1の片ランジスタで構成され、第1の片ランジスタで構成され、第1の片ランジスタで構成される。

【0051】請求項8に係る半導体記憶装置は、請求項4に係る半導体記憶装置であって、各メモリセルは、第1のトランジスタで構成され、スイッチ手段、第1の出30力手段および第2の出力手段のそれぞれは、第1のトランジスタで構成され、制御手段、第1の供給手段および第2の供給手段のそれぞれは、第2のトランジスタで構成される。

【0052】請求項9に係る半導体記憶装置は、請求項5に係る半導体記憶装置であって、各メモリセルは、第1のトランジスタで構成され、第1のスイッチ手段、第2のスイッチ手段、第1の出力手段および第2の出力手段のそれぞれは、第1のトランジスタで構成され、制御手段、第1の供給手段および第2の供給手段のそれぞれ40は、第2のトランジスタで構成される。

【0053】請求項10に係る半導体記憶装置は、請求項2に係る半導体記憶装置であって、複数のビット線対のそれぞれは、第1層目の金属配線で形成され、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、第1層目の金属配線上に形成される第2層目の金属配線であって、第1層目の金属配線のそれぞれに交差するように配置され、スタンバイ状態においては、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、すべて同一の電位とする。

【0054】請求項11に係る半導体記憶装置は、請求項3に係る半導体記憶装置であって、複数のビット線対のそれぞれは、第1層目の金属配線で形成され、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、第1層目の金属配線上に形成される第2層目の金属配線であって、第1層目の金属配線のそれぞれに交差するように配置され、スタンバイ状態においては、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、すべて同一の電位とする。

[0055] 請求項12に係る半導体記憶装置は、請求項4に係る半導体記憶装置であって、複数のビット線対のそれぞれは、第1層目の金属配線で形成され、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、第1層目の金属配線上に形成される第2層目の金属配線であって、第1層目の金属配線のそれぞれに交差するように配置され、スタンパイ状態においては、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、すべて同一の電位とする。

[0056]請求項13に係る半導体記憶装置は、請求項5に係る半導体記憶装置であって、複数のビット線対のそれぞれは、第1層目の金属配線で形成され、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、第1層目の金属配線上に形成される第2層目の金属配線であって、第1層目の金属配線のそれぞれに交差するように配置され、スタンバイ状態においては、複数の列デコード線、および複数のグローバルビット線対のそれぞれは、すべて同一の電位とする。

【0057】請求項14に係る半導体記憶装置は、請求項2に係る半導体記憶装置であって、複数のゲート手段をさらに備え、複数のゲート手段の各々は、対応する増幅手段とデータ入出力線との間に配置され、対応する列選択信号に応答して、データ入出力線と対応するグローバルビット線対とを結合状態にする。

[0058]請求項15に係る半導体記憶装置は、請求項3に係る半導体記憶装置であって、複数のゲート手段をさらに備え、複数のゲート手段の各々は、対応する増幅手段とデータ入出力線との間に配置され、対応する列選択信号に応答して、データ入出力線と対応するグローバルビット線対とを結合状態にする。

【0059】請求項16に係る半導体記憶装置は、請求項4に係る半導体記憶装置であって、複数のゲート手段をさらに備え、複数のゲート手段の各々は、対応する増幅手段とデータ入出力線との間に配置され、対応する列選択信号に応答して、データ入出力線と対応するグローバルビット線対とを結合状態にする。

【0060】請求項17に係る半導体記憶装置は、請求項5に係る半導体記憶装置であって、複数のゲート手段をさらに備え、複数のゲート手段の各々は、対応する増幅手段とデータ入出力線との間に配置され、対応する列の 選択信号に応答して、データ入出力線と対応するグロー

バルビット線対とを結合状態にする。

[0061]

【発明の実施の形態】 [実施の形態1]本発明の実施の 形態 1 における半導体記憶装置について説明する。本発 明の実施の形態1における半導体記憶装置は、カラムセ ンスアンプの負荷回路を複数のメモリブロック間で共用 することにより、チップ面積の低減を図るものである。 【0062】本発明の実施の形態1における半導体記憶 装置の全体構成について図1を用いて説明する。図1 は、本発明の実施の形態1における半導体記憶装置10 00の全体構成を示す図である。図1に示すように、半 導体記憶装置1000は、メモリセルアレイ1、デコー ダ2、入出力周辺回路4およびトランスファゲート周辺 回路6を含む。メモリセルアレイ1は、複数の行列状に 配置されたメモリセルと、行方向に配置されるメモリセ ルを接続する複数のワード線と、列方向に配置される複 数のメモリセルを接続する複数のビット線対とを含む。 このメモリセルアレイ1は、複数のメモリブロックBK 0、BK1、…、BKiに分割される。各メモリブロッ ブロックBKと称す) は、複数のグローバルビット線を 共有する。

【0063】入出力周辺回路4は、外部から受ける信号 に応答して、デコーダ2、メモリセルアレイ1またはト ランスファゲート周辺回路6に、対応する入力信号、内 部制御信号等を受渡し、またトランスファゲート周辺回 路6から出力されるデータを受けて、これを外部へ出力 するための処理を行なう。

【0064】デコーダ2は、入出力周辺回路4から受け るアドレス信号に応答して、対応するメモリブロックB 30 Kの対応するメモリセルを選択状態とする。

【0065】トランスファゲート周辺回路6は、メモリ セルアレイ1から読出されたデータを増幅して入出力周 辺回路4に出力し、または入出力周辺回路4から受ける データをメモリセルアレイ1に受渡す。

【0066】後述するように、トランスファゲート周辺 回路6は、各メモリブロックBKで共有する複数のカラ ムセンスアンプ対応の負荷回路を含む。

【0067】次に、図1に示すトランスファゲート周辺 回路6とメモリセルアレイ1との関係について、図2を 40 用いて説明する。

【0068】図2は、図1に示すトランスファゲート周 辺回路6の具体的構成の一例を示す図であり、併せてメ モリセルアレイ1との関係を示している。

【0069】各メモリブロックBKに共通して、各列に 対応するグローバルビット線対GBL0および/GBL 0、GBL1および/GBL1、…、GBLnおよび/ GBLnが配置される(以下、総称的に、グローバルビ ット線対GBLおよび/GBLと称す)。

16

カラムセンスアンプ対応の負荷回路20.0、20. 1、…、20. n、読出書込用のトランスファゲートT GO、TG1、…、TGn、データ入出力線対IOおよ び/IO、ならびにセンスアンプSA1およびSA2を 含む。

【0071】カラムセンスアンプ対応の負荷回路20. 0、…(以下、総称的に負荷回路20と称す)、および 読出書込用のトランスファゲートTG. 0、…(以下、 総称的にトランスファゲートTGと称す) はそれぞれ、 グローバルビット線対GBLおよび/GBLのそれぞれ に対応して配置される。

【0072】メモリセルから読出されたデータにより、 対応するグローバルビット線対GBLおよび/GBLの 電位が変化する。グローバルビット線対GBLおよび/ GBL上のデータは、対応する負荷回路20を介して増 幅される。

【0073】トランスファゲートTGはそれぞれ、図1 に示すデコーダ2からYアドレス信号Y0、Y1、…、 Ynを受けて、とれを反転したYアドレス信号/YO、  $hicksymbol{DBK0}$ 、 $hicksymbol{BK1}$ 、 $hicksymbol{...}$ 、 $hicksymbol{BK1}$ 、 $hicksymbol{...}$ 、 $hicksymbol{BK0}$ 、 $hicksymbol{BK1}$ 、 $hicksymbol{...}$ 、 $hicksymbol{BK1}$ 、 $hicksymbol{...}$ 、 $hicksymbol{...}$   $hicksymbol{...}$ ドレス信号/Yと称す)。

> 【0074】トランスファゲートTGはそれぞれ、対応 するYアドレス信号Yに応答して活性化し、対応するグ ローバルビット線対GBLおよび/GBLとデータ入出 力線対IOおよび/IOとを電気的に結合するセンスア ンプSA1は、データ入出力線対IOおよび/IO上の データを増幅して、信号SO1 およびこれを反転した反 転信号/SO1を出力する。センスアンブSA2は、セ ンスアンプSA1の出力を増幅して、信号SO2を出力 する。信号SO2は、前述した図1に示す入出力周辺回 路4を介してデバイス外部に出力される。

> 【0075】次に、図1に示すメモリセルアレイ1に示 される各メモリブロックBKの構成について、図3を用 いて説明する。

> 【0076】図3は、図1に示すメモリセルアレイ1に 含まれるメモリブロックBKの具体的構成の一例を示す 図であり、代表例としてメモリブロックBKiの構成を 示している。なお、メモリブロックBKi以外のメモリ ブロックBKの構成は、メモリブロックBKiと同じで

> 【0077】図3に示すメモリブロックBKiは、複数 のカラムセンスアンプ対応の入力回路10.0、10. 1、…、10. m、複数のワード線WLO、WL1、 …、WLm、複数のビット線対BITi0および/BI TiO, BITiltato/BITil, ..., BITi nおよび/BITin、複数のメモリセルMC、ワード ドライバ32ならびに活性化回路34を含む。

【0078】各ワード線WLと各ビット線対BITおよ び/BITとの交差部に対応してメモリセルMCが配置 【0070】トランスファゲート周辺回路6は、複数の 50 される。グローバルビット線対GBLおよび/GBLの

それぞれと、ビット線対BITおよび/BITのそれぞ れとが対応関係にある。

17

【0079】カラムセンスアンプ対応の入力回路10. 0、…(以下、総称的に入力回路10と称す)について 説明する。入力回路10のそれぞれは、列すなわちビッ ト線対BITおよび/BITのそれぞれに対応して設け られる。入力回路10のそれぞれは、NMOSトランジ スタN1、N2およびN3を含む。

【0080】NMOSトランジスタN3の一方の導通端 子は、対応するYアドレス信号/Yを受ける。NMOS トランジスタN3は、後述する活性化回路34から出力 されるブロック対応センスアンプ活性化信号S(i)に 応答して導通状態となる。

【0081】NMOSトランジスタN1は、対応するグ ローバルビット線/GBLとNMOSトランジスタN3 の他方の導通端子との間に接続される。NMOSトラン ジスタN2は、対応するグローバルビット線GBLとN MOSトランジスタN3の他方の導通端子との間に接続 される。NMOSトランジスタN1のゲート電極は、対 応するビット線BITと接続され、NMOSトランジス タN2のゲート電極は、対応するビット線/BITと接 続される。

【0082】入力回路10の動作について、入力回路1 0.0を一例として簡単に説明する。 NMOSトラン ジスタN3は、ブロック対応センスアンプ活性化信号S ( i ) がHレベル(メモリブロックBK i が読出対象と なる)になると導通状態になる。NMOSトランジスタ N1は、対応するビット線BITi0の電位に応答して 導通状態となり、NMOSトランジスタN2は、対応す るビット線/BITiOの電位に応答して導通状態にな 30

【0083】NMOSトランジスタN3が導通状態にあ り、ピット線BITi0とビット線/BITi0との間 に微小な電位差が生じた場合、これを受けて、対応する グローバルビット線GBL0の電位とグローバルビット 線/GBL0の電位との間に差が生じる。

【0084】活性化回路34について説明する。活性化 回路34は、NAND回路52とインバータ回路53と を含む。NAND回路52は、対応するブロック選択信 号BSiとセンスアンプ活性化信号SE1とを入力に受 40 ける。インバータ回路53は、NAND回路52の出力 を反転して出力する。インバータ回路53から、ブロッ ク対応センスアンプ活性化信号S(i)が出力される。 【0085】活性化回路34の動作について簡単に説明 する。外部から入力される信号により、読出動作の対象 としてメモリブロックBKiが選択された場合、ブロッ ク選択信号BSiおよびセンスアンプ活性化信号SE1 がHレベルになる。とれにより、活性化回路34から、 Hレベルのブロック対応センスアンプ活性化信号S (i) が出力される。

【0086】一方、外部から入力される信号により、読 出動作の対象としてメモリブロックBKiが非選択にな った場合、または読出動作以外の動作が指定された場 合、ブロック選択信号BSiまたはセンスアンプ活性化 信号SE1のいずれかがLレベルになる。これにより、 活性化回路34から、Lレベルのブロック対応センスア ンプ活性化信号S(i)が出力される。

【0087】ワードドライバ32について説明する。ワ ードドライバ32は、複数のゲート回路54.0、5 4. 1、…を含む。ゲート回路54.0、…は、4つが 1組となり、4組毎に、図1に示すデコーダ2から出力 されるメインアドレス信号/MAINO、…(以下、総 称的にメインアドレス信号/MAINと称す)を受け る。メインアドレス信号/MAINは、行方向の上位ア ドレスを決定する。これに対し、図1に示すデコーダ2 から出力されるXアドレス信号X0、X1、…は、行方 向の下位アドレスを決定する。

【0088】具体的には、ゲート回路54.0、54. 1、54.2および54.3が、メインアドレス信号/ MAINOを受ける。さらに、ゲート回路54.0は、 Xアドレス信号X0を、ゲート回路54.1は、反転し たXアドレス信号/X0を、ゲート回路54.2は、X アドレス信号X1を、そしてゲート回路54.3は反転 したXアドレス信号/X1をそれぞれ入力に受ける。

【0089】ワードドライバ32の動作について簡単に 説明する。たとえば、メインアドレス信号/MAINO により、複数のワード線WLの中から、4つのワード線 WLO、WL1、WL2、および<math>WL4が選択される。 さらにXアドレス信号または反転したXアドレス信号に より、特定のワード線WLが(たとえば、Xアドレス信 号XOがHレベルであれば、ワード線WLO)選択状態 となる。

【0090】次に、図2および図3に示す負荷回路20 と入力回路10との関係について、さらに図4、図5お よび図6を用いて説明する。

【0091】図4は、図2に示す負荷回路20の具体的 構成の一例を示す図であり、代表例としてグローバルビ ット線対GBL0および/GBL0に対応する負荷回路 20.0を示している。なお、参考のため図3に示すメ モリブロックBKiの入力回路10.0との関係を記載 する。その他の負荷回路20は、図4に示す負荷回路2 0.0と同じ構成である。

【0092】図4に示すように負荷回路20.0は、P MOSトランジスタP1、P2、P3およびP4を含 む。PMOSトランジスタP1およびP2は、電源電位 と対応するグローバルビット線/GBL0との間に接続 される。PMOSトランジスタP3およびP4は、電源 電位と対応するグローバルビット線GBL0との間に接 続される。さらにPMOSトランジスタP 1 およびP 3 50 のそれぞれのゲート電極は、対応するグローバルビット

線/GBL0と接続される。またPMOSトランジスタP2およびP4のそれぞれのゲート電極は、対応するグローバルビット線GBL0と接続される。なお、対応するグローバルビット線対GBL0および/GBL0には、各メモリブロックBK毎に、入力回路10.0が配置される。

【0093】負荷回路20.0の動作について簡単に説明する。前述したように、入力回路10.0により、対応するビット線対の電位差に応じて、グローバルビット線GBL0との間に微10小な電位差が生じる。負荷回路20.0は、この微小な電位差を広げる。

【0094】図5は、本発明の実施の形態1における負荷回路20と各メモリブロックBKにおける入力回路10との関係を示す図である。図5に示すように、各メモリブロックBKは、負荷回路20を共有する。

【0095】各メモリブロックBKにおける入力回路10はそれぞれ、対応する活性化回路から出力されるブロック対応センスアンブ活性化信号S(0)、S(1)、…、S(i)に応答して活性状態になる。

【0096】負荷回路20はそれぞれ、トランスファゲート周辺回路6の入力ノード近傍において、対応するグローバルビット線対GBLおよび/GBLに接続されている。

【0097】各メモリブロックBKCとにカラムセンスアンプの入力部分(入力回路10)を置き、さらに各メモリブロック間でカラムセンスアンプの負荷部分(負荷回路20)を共用する。これにより、図27に示す従来のカラムセンス方式SRAM8000に比べて、カラムセンスアンプの負荷回路の数が大幅に減少する。

【0098】なお、入力回路10は、NMOSトランジスタで、負荷回路20は、PMOSトランジスタでそれぞれ構成される。

【0099】図6(A)および(B)は、本発明の実施の形態1におけるメモリブロックBKを中心とした構造を説明するための図である。図6(A)は、従来のカラムセンス方式SRAM9000におけるメモリブロックの構成を、図6(B)は、本発明の実施の形態1における半導体記憶装置1000におけるメモリブロックの構成をそれぞれ示している、図6(A)および(B)において、記号36は、メモリセルの領域を、記号38.

1、および38.2は、カラムセンスアンプの入力部 (入力回路10)を、記号40.1は、カラムセンスア ンプの負荷部(負荷回路20)を、それぞれ表してい る。

【0100】メモリセルMCとして、図25に示すTF T負荷型メモリセルまたは図26に示す高抵抗負荷型メ モリセルを使用する。この場合、メモリセルMC(図6 (A) および(B) における記号36)は、Pウェル領 域に形成される。 【0101】図6(A)を参照して、従来のカラムセンス方式SRAM9000では、メモリブロックに入力部と負荷部とを設ける。この場合、入力部は、NMOSトランジスタで構成され、負荷部は、PMOSトランジスタで構成されるため、入力部38.1と負荷部40.1との間には、ラッチアップ防止のためのPウェル/Nウェル境界領域を設ける必要がある。

【0102】一方、本発明の実施の形態1における半導体記憶装置1000では、メモリブロックは、負荷部40.1を含まない。したがって、負荷部40.1の分だけメモリブロックの面積が縮小される。さらに、入力部38.2には、ラッチアップ防止のためのPウェル/Nウェル境界領域を設ける必要がない。このため、本発明の実施の形態1における半導体記憶装置1000によれば、従来のカラムセンス方式SRAM9000と比べて、チップ面積を大幅に低減することができる。

【0103】さらに、本発明の実施の形態1における各メモリブロックの構造について、図7および図8を用いて詳しく説明する。

20 【0104】図7は、本発明の実施の形態1におけるメ モリブロックの主要部の構造を示す平面図である。

【0105】図7において、ビット線対BITおよびビット線/BITは、1層目のメタル配線(記号81.1 および81.2)で形成し、グローバルビット線GBL(記号82.1)、グローバルビット線/GBL(記号82.2)、Yアドレス信号/Yを伝送するYデコード線(記号84)、およびメインアドレス信号/MAINを伝送するメインワード線(記号85)を2層目のメタル配線で形成する。2層目のメタル配線のそれぞれは、30 1層目のメタル配線に立体的に交差するように配置する。

【0106】なお、記号86は、1層目のメタル配線と2層目のメタル配線とをつなぐコンタクトホールに該当する。ビット線BITの引出線(記号83.1)およびビット線/BITの引出線(記号83.2)は、二層目のメタル配線で形成する。

【0107】さらに、図8は、図7に示すビット線にそって切断した断面図であって、メモリセルMCとして、図26に示す高抵抗負荷型メモリセルを使用した場合を示している。

【0108】図8において、基板上90に、所定の間隔を隔てて、拡散領域91.1、91.2および91.3を形成する。

【0109】拡散領域91.2 および91.3を挟む領域の上に、1層目のポリシリコン領域92.2を形成する。領域92.2は、NMOSトランジスタN111のゲート電極につながるワード線WLに相当する。さらに、隣接部に1層目のポリシリコン領域93を形成する。領域93は、NMOSトランジスタN112のゲー50ト電極に相当する。なお、拡散領域91.1 および9

1. 2を挟む領域の上には、1層目のポリシリコン領域 92. 1を形成する。領域92. 1は、隣接するメモリ セルMCにつながるワード線WLに相当する。

【0110】2層目のポリシリコン94.2を介して、 高抵抗領域95を形成する。領域95は、抵抗R101 に相当する。一方、拡散領域91.2の上には、プラグ 96を形成する。

【0111】プラグ96の上方には、一層目のメタル配 線81.1であるビット線BITを形成する。さらに、 一層目のメタル配線81.1からの引出線を2層目のメ 10 タル配線83.1で、グローバルビット線GBL等を2 層目のメタル配線82.1、…で形成する。

【0112】次に、図2に示すトランスファゲートTG の構成について図9を用いて説明する。図9は、図2に 示すトランスファゲートTGの具体的構成の一例を示す 回路図であり、代表的にグローバルビット線対GBLn および/GBLnに接続されるトランスファゲートTG nの構成を示している。その他のトランスファゲートT Gは、図9に示すトランスファゲートTGnと同じ構成 である。

【0113】図9に示すトランスファゲートTGnは、 NMOSトランジスタN4およびN5、PMOSトラン ジスタP5およびP6、ならびにインバータ回路55、 56および57を含む。

【0114】NMOSトランジスタN4およびPMOS トランジスタP5は、対応するグローバルビット線/G BLnとデータ入出力線/IOとの間に接続される。N MOSトランジスタN5およびPMOSトランジスタP 6は、対応するグローバルビット線GBLnとデータ入 出力線IOとの間に接続される。NMOSトランジスタ N4およびN5のそれぞれのゲート電極は、対応するY アドレス信号Ynを受ける。インバータ回路55は、Y アドレス信号Ynを入力に受ける。インバータ回路55 の出力ノードは、PMOSトランジスタP5およびP6 ならびにインバータ回路56の入力ノードと接続され る。インバータ回路56の出力ノードは、インバータ回 路57の入力ノードと接続される。インバータ回路57 からは、入力されたYアドレス信号Ynを反転したYア ドレス信号/Ynが出力される。

【0115】読出動作時、Yアドレス信号YnがHレベ 40 ルに<u>立上</u>がると、NMOSトランジスタN4およびN5 が導通状態となり、グローバルビット線対GBLnおよ び/GBLnのそれぞれの信号が、データ入出力線対Ⅰ 〇および/IOにそれぞれ出力される。

【0116】書込動作時、Yアドレス信号YnがHレベ ルに立上がると、NMOSトランジスタN4およびN5 が導通状態となり、データ入出力線対IOおよび/IO 上のそれぞれのデータが、グローバルビット線対GBL nおよび/GBLnにそれぞれ伝送される。

成について、図10を用いて説明する。図10は、図2 に示すセンスアンプSA1の具体的構成の一例を示す回 路図である。

【0118】図10に示すセンスアンプSA1は、NM OSトランジスタN6, N7, N8, N9, N10およ びN11、ならびにPMOSトランジスタP7,P8, P9およびP10を含む。

【0119】センスアンプSA1は、カレントミラー形 の差動増幅器から構成される。PMOSトランジスタP 7およびNMOSトランジスタN6は、電源電位とNM OSトランジスタN8の一方の導通端子との間に直列に 接続される。PMOSトランジスタP8およびNMOS トランジスタN7は、電源電位とNMOSトランジスタ N8の一方の導通端子との間に直列に接続される。NM OSトランジスタN8の他方の導通端子は、接地電位と 接続される。

【0120】PMOSトランジスタP9およびNMOS トランジスタN9は、電源電位とNMOSトランジスタ N11の一方の導通端子との間に直列に接続される。P MOSトランジスタP10およびNMOSトランジスタ N10は、電源電位とNMOSトランジスタN11の一 方の導通端子との間に直列に接続される。NMOSトラ ンジスタN11の他方の導通端子は、接地電位と接続さ れる。

【0121】NMOSトランジスタN8およびN11の それぞれのゲート電極は、センスアンブ活性化信号S E 2を受ける。NMOSトランジスタN 6 およびN 9のそ れぞれのゲート電極は、データ入出力線/IOと接続さ れる。NMOSトランジスタN7およびN11のそれぞ 30 れのゲート電極は、データ入出力線 I Oと接続される。 【0122】PMOSトランジスタP7およびP8のそ れぞれのゲート電極は、PMOSトランジスタP8とN MOSトランジスタN7との接続ノードに接続される。 **PMOSトランジスタP9およびP10のそれぞれのゲ** ート電極は、PMOSトランジスタP9とNMOSトラ ンジスタN9との接続ノードに接続される。PMOSト ランジスタP7とNMOSトランジスタN6との接続ノ **〜ドから、増幅された信号SO1が出力される。また、** PMOSトランジスタP10とNMOSトランジスタN 10との接続ノードから、反転信号/SO1が出力され る。

【0123】これにより、センスアンプSA1は、デー **タ入出力線対IOおよび/IOのそれぞれの電位差を増** 幅して、信号SO1およびこれを反転した信号/SO1 を出力する。

【0124】次に、図2に示すセンスアンプSA2の樽 成について、図11を用いて説明する。図11は、図2 に示すセンスアンプSA2の具体的構成の一例を示す回 路図である。

【0117】次に、図2に示すセンスアンプSA1の構 50 【0125】図11に示すセンスアンプSA2は、NM

OSトランジスタN12, N13, N14, N15およ びN16、ならびにPMOSトランジスタP11, P1 2, P13およびP14を含む。

【0126】PMOSトランジスタP11およびP12 ならびにNMOSトランジスタN12,N13およびN 14は、差動増幅器を構成する。PMOSトランジスタ P11およびNMOSトランジスタN12は、電源電位 とNMOSトランジスタN14の一方の導通端子との間 に直列に接続される。PMOSトランジスタP12およ びNMOSトランジスタN13は、電源電位とNMOS トランジスタN14の一方の導通端子との間に直列に接 続される。

【0127】NMOSトランジスタN14の他方の導通 端子は接地電位と接続される。NMOSトランジスタN 12のゲート電極は、センスアンプSA1から出力され る信号SO1を受け、NMOSトランジスタN13のゲ ート電極は、センスアンプSA1から出力される反転信 号/SO1を受ける。NMOSトランジスタN14のゲ ート電極は、センスアンブ活性化信号SE3を受ける。 PMOSトランジスタP11およびP12のそれぞれの 20 対応して設けられる。 ゲート電極は、PMOSトランジスタP12とNMOS トランジスタN13との接続ノードに接続される。

【0128】PMOSトランジスタP13、NMOSト ランジスタN15およびN16は、電源電位と接地電位 との間に直列に接続される。NMOSトランジスタN1 6のゲート電極は、センスアンプ活性化信号SE3を受 ける。NMOSトランジスタN15のゲート電極は、セ ンスアンプSA1から出力される反転信号/SO1を受 ける。PMOSトランジスタP13のゲート電極は、P MOSトランジスタP11とNMOSトランジスタN1 2との接続ノードと接続される。PMOSトランジスタ P14は、電源電位とPMOSトランジスタP13とN MOSトランジスタN15との接続ノードに接続され る。この接続ノードから、信号SO2が出力される。な おPMOSトランジスタP14のゲート電極は、センス アンプ活性化信号SE3を受ける。

【0129】次に、図1に示すデコーダ2の構成につい て、図12を用いて説明する。図12は、図1に示すデ コーダ2の具体的構成の一例を示すブロック図である。 図12に示すように、デコーダ2は、メインデコーダ7 0、Xデコーダ群72、Yデコーダ74およびブロック セレクタ78を含む。

【0130】メインデコーダ70は、入出力周辺回路4 から受けるアドレス信号に応答して、メインアドレス信 号/MAINO、/MAIN1、…を出力する。

【0131】Xデコーダ群72は、入出力周辺回路4か ら受けるアドレス信号に応答して、Xアドレス信号X 0、/X0、…を出力する。

【0132】Yデコーダ74は、入出力周辺回路4から 受けるアドレス信号に応答して、Yアドレス信号Y0、

Y1、…を出力する。ブロックセレクタ78は、入出力 周辺回路4から受けるアドレス信号に応答して、各メモ リブロックBK1、BK2に対応するブロック選択信号 BSO、BS1、…を出力する。

【0133】次に、図12のデコーダ2に含まれるメイ ンデコーダ70の構成について、図13を用いて説明す る。図13は、図12に示すデコーダ2に含まれるメイ ンデコーダ70の具体的構成の一例を示す図である。

【0134】図13に示すメインデコーダ70は、アド レス信号に応答して、選択するメモリセルの上位アドレ ス信号に対応するメインアドレス信号/MAINO、/ MAIN1、…をLレベルの活性状態とする。

【0135】図13に示すメインデコーダ70は、複数 のNAND回路60.0、60.1、…、複数のインバ ータ回路61.0、61.1、…、および複数のインバ ータ回路62.0、62.1、…を含む。

【0136】インパータ回路61.0、61.1、…お よびインバータ回路62.0、62.1、…のそれぞれ は、NAND回路60.0、60.1、…のそれぞれに

【0137】NAND回路60.0、60.1、…のそ れぞれは、図1に示す入出力周辺回路4からアドレス信 号を受ける。インバータ回路61.0、…のそれぞれ は、対応するNAND回路60.0、…から出力される 信号を反転して出力する。インバータ回路62、0、6 2. 1、…のそれぞれは、対応するインバータ回路6 1. 0、61. 1、…から出力される信号を反転して、 メインアドレス信号/MAINO、/MAIN1、…を 出力する。

【0138】メインアドレス信号/MAINのそれぞれ は、メインワード線を介して、各メモリブロックBKに 伝送される。

【0139】次に、図12に示すデコーダ2に含まれる Xデコーダ群72の構成について、図14を用いて説明 する。図14は、図12に示すデコーダ2に含まれるX デコーダ群72の主要部の具体的構成の一例を示す図で

【0140】図11に示す回路は、Xデコーダ群72に 含まれるメモリブロックBKOに対応するXデコーダ7 2. 0である。他のメモリブロックBKに対応するXデ コーダは、図14に示す回路と同様の構成とする。 【0141】図12に示すXデコーダ72.0は、複数

のインバータ回路63.1,63.2,63.3,6 3. 4、複数のインバータ回路 6 4. 1, 6 4. 2, 6 4.3,64.4、複数のインバータ回路65.1,6 5. 2, 65. 3, 65. 4、複数のインバータ回路6 6. 1, 66. 2, 66. 3, 66. 4、インバータ回

路67、負論理のNOR回路(ゲート回路)68.1, 68. 2, 68. 3, 68. 4を含む。

【0142】インバータ回路67は、対応するブロック

選択信号BSOを入力に受けてれを反転する。インバータ回路63.1、…は、それぞれ対応するアドレス信号を入力に受ける。

25

【0143】ゲート回路68.1、…のそれぞれは、インバータ回路63.1、…のそれぞれに対応して設けられる。ゲート回路68.1、…のそれぞれは、反転したブロック選択信号BSOと対応するインバータ回路63.1、…から出力される信号を入力に受ける。

【0 1 4 4】インバータ回路6 4. 1、…のそれぞれは、ゲート回路6 8. 1、…のそれぞれに対応して設け 10 5れる。インバータ回路6 4. 1、…のそれぞれは、対応するゲート回路6 8. 1、…の出力を反転して出力する。

【0145】インバータ回路65.1、…のそれぞれは、インバータ回路64.1、…のそれぞれに対応して設けられる。インバータ回路65.1、…のそれぞれは、対応するインバータ回路64.1、…の出力を反転して出力する。

【0146】インバータ回路66.1、…のそれぞれは、インバータ回路65.1、…のそれぞれに対応して 20設けられる。インバータ回路66.1、…のそれぞれは、対応するインバータ回路65.1、…の出力を反転して出力する。

【0147】図12においては、インバータ回路66. 1からXアドレス信号X0が、インバータ回路66.2 から反転Xアドレス信号/X0が、インバータ回路66.3からXアドレス信号X1が、インバータ回路66.3から反転Xアドレス信号/X1がそれぞれ出力される。

【0148】次に、本発明の実施の形態1における半導 30 外部に出力される。 体記憶装置1000の動作について説明する。 【0158】とのよ

【0149】一例として、図3におけるメモリブロック BKiについて、ワード線WL0とビット線対BITi 0 および/BITi0との交差部におけるメモリセルM CからHレベルのデータを読出す場合を説明する。なお、全てのビット線対BITおよび/BIT、ならびに全てのグローバルビット線対GBLおよび/GBLは、予め同電位にイコライズされている。

【0150】外部から入力されるアドレス信号に応答して、対応するブロック選択信号BSiがHレベル、Xア 40 ドレス信号X0およびメインアドレス信号/MAIN0 がともにしレベルの状態となる。これにより、ワード線 WL0がHレベルの状態に立上がる。

【0151】ワード線WLOに接続される複数のメモリセルMCから、対応するビット線対BITiOおよび/BITiOにデータが出力される。ビット線対BITiOに対して、ビット線対/BITiOの電位が若干低くなり、ビット線BITiOとビット線/BITiOとの間に電位差が生じる。

【0 1 5 2 】 ブロック選択信号 B S i およびセンスアン 50 発明の実施の形態 1 における半導体記憶装置 1 0 0 0

26

ブ活性化信号SE1により、活性化回路34からHレベルのブロック対応センスアンブ活性化信号S(i)が出力される。これにより、ブロックBKiにおける全ての入力回路10において、NMOSトランジスタN3が導通状態となる。

[0153]外部から入力されるアドレス信号に応答して、選択された列に対応するYアドレス信号Y0がHレベルの状態になる。トランスファゲートTG0を介して、LレベルのYアドレス信号/Y0が出力される。それ以外のYアドレス信号/Yは、Hレベルの状態にある

【0154】メモリブロックBKiにおける入力回路10.0により、対応するグローバルビット線/GBL0の電位が、対応するグローバルビット線GBL0の電位に対して低くなる。負荷回路20.0は、この電位差を広げる。

【0155】入力回路10.0と負荷回路20.0とに従い、グローバルビット線GBL0および/GBL0におけるそれぞれの信号の振幅は、ビット線対BITi0および/BITi0よりも大きく増幅される。

【0156】なお、その他の非選択の列に対応するグローバルビット線対GBLおよび/GBLの電位に変化はない。

【0157】続いて、増幅されたグローバルビット線対 GBL0および/GBL0上のデータは、トランスファゲートTG0を介して、データ入出力線対 I Oおよび/IOに伝送される。データ入出力線対 I Oおよび/IO上のデータは、センスアンプSA1およびSA2で増幅されて、図1に示す入出力周辺回路4を介してデバイス外部に出力される。

【0158】このように、本発明の実施の形態1における半導体記憶装置1000によれば、カラムセンス方式をとるため、メモリセルが駆動するのは、それ自身が接続されるビット線対のみであり、グローバルビット線対以降の配線を駆動する必要がない。したがって、ビット線対上の信号の振幅は速くなり、データの読出を高速に行なうことができる。

[0159]さらに、従来の半導体記憶装置8000 (図23)では、メモリセルアレイとデータ入出力線対との間に設けられる素子数が、インバータ回路とトランジスタとを併せて、合計6素子であるのに対して、本発明の実施の形態1における半導体記憶装置1000では、3素子のNMOSトランジスタとトランスファゲートTGとで構成されるため、ほぼ同じ面積でカラムセンス方式を用いることができる。

【0160】また、従来のカラムセンス方式の半導体記憶装置9000(図27)では、2素子(PMOSトランジスタ)、3素子(NMOSトランジスタ)および書込用のトランスファゲートを必要とするのに対して、本発明の実施の形態1における半導体記憶装置1000

は、より小さな面積でカラムセンスアンプを構成すると とができることになる。

【0161】さらに、近年の微細化プロセスを用いたメ モリセルでは、非常に小さな異物でもショートしてしま う。たとえば、本発明の実施の形態1における半導体記 憶装置1000では、メモリセルアレイ上の2層目のメ\* \*タル配線は、メインワード線が(m+1)÷4本、ビッ ト線とグローバルビット線が (n+1)×2本、そして Yデコード線が(n+1)本必要となる。全部の配線の 合計数は、式(1)に示す値となる。 [0162]

 $(m+1)/4+(n+1)\times4+(n+1)$ 

 $= (m+1)/4 + (n+1) \times 5$ ... (1)

ことで、低消費SRAMの場合には、通常、512ロウ imes 128 カラム(m=511, n=127)で構成され 10 称的に入力回路12と称す)。 るため、配線数が768本となる。

【0163】これをメモリセル1ビット分の幅に換算す ると、768/512=1.5本となる。近年の微細化 プロセスを用いたSRAMのメモリセルサイズは3um 程度と非常に小さい。とのため3 u m の幅に1.5本、 すなわち2 umに1本の割合で2層のメタルを配線する ことになるが、2層目のメタルにとっては非常に厳しい ビッチとなっている。この結果、小さな異物であっても ショートしてしまい歩留りを下げることになる。

【0164】たとえば、図15に示すように、回路内に 20 直列に接続される。 異物が混入した場合を考える。図15は、本発明の実施 の形態1における構造の効果を説明するための図であ る。図15に示すようにビット線対BITおよび/BI Tに対応する入力回路20において、高抵抗の異物(図 15における記号89)が混入した結果、ビット線BI Tの引出線とYアドレス信号/Yを伝送するYデコード 線間が結合状態になることが考えられる。

【0165】との場合、ショートの抵抗が高い場合は回 路の動作に支障はないが、低消費電力を達成するために は、高抵抗異物を介して流れる電流であってもスタンバ 30 イ電流不良となってしまう。

【0166】これに対して、本発明の実施の形態1で は、ビット線対を1層目のメタル配線で形成し、さらに グローバルビット線対、Yデコード線をそれぞれ2層目 のメタル配線で形成する。そして、さらにタンバイ時 (非動作時)には、2層目のメタル配線がすべて同電 位、たとえば本発明の実施の形態1の場合においては、 すべてHレベルとする。

【0167】とれにより、図15に示すように配線間に 高抵抗異物が混入した場合であっても、スタンバイ電流 40 を抑制し歩留りを抑えることが可能となる。

【0168】[実施の形態2]本発明の実施の形態2に おけるカラムセンスアンプ対応の入力回路および負荷回 路について図16を用いて説明する。

【0169】図16は、本発明の実施の形態2における カラムセンスアンプ対応の入力回路の具体的構成の一例 を示す図であり、代表例としてグローバルビット線対G BLOおよび/GBLOに対応するメモリブロックBK i における入力回路 1 2. 0を示している。参考のため 負荷回路20.0との関係を記載する。なお、その他の 50

入力回路は、図16に示す構成と同じである(以下、総

【0170】本発明の実施の形態2においては、本発明 の実施の形態1における入力回路10に代わって、図1 6に示す入力回路12を用いる。

【0171】図16に示す本発明の実施の形態2におけ る入力回路12.0は、NMOSトランジスタN20, N21, N22およびN23を含む。

【0172】NMOSトランジスタN20およびN21 は、対応するグローバルビット線/GBL0と対応する Yアドレス信号/YOを伝送するYデコード線との間に

【0173】NMOSトランジスタN22およびN23 は、対応するグローバルビット線GBLOと対応するY デコード線との間に直列に接続される。

【0174】NMOSトランジスタN21およびN23 のそれぞれのゲート電極は、対応するブロック対応セン スアンプ活性化信号S(i)を受ける。

【0175】NMOSトランジスタN22のゲート電極 は、対応するビット線/BITiOと接続される。NM OSトランジスタN20のゲート電極は、対応するビッ ト線BITiOと接続される。

【0176】図3に示す入出力回路10のそれぞれは、 NMOSトランジスタN3が回路自体の活性化/非活性 化を制御する。したがって、動作時にグローバルビット 線GBL0および/GBL0に信号が出力され、たとえ ばグローバルビット線/GBLOの電位下がったとす る。この場合、対応するビット線対BITi0および/ BITiOの電位差は、微小であり、これらに接続され るトランジスタ(NIおよびN2)はいずれもオン状態 となっている。すなわち、グローバルビット線GBLO および/GBL0同士がショートした状態になってい る。このため、グローバルビット線GBL0の電位まで もが下がってしまう場合がある。

【0177】一方で、図16に示す入力回路12の場 合、ビット線のそれぞれに対して、ブロック対応センス アンプ活性化信号を受けるトランジスタ(NMOSトラ ンジスタN21 およびN23) を設けることにより、グ ローバルビット線同士がショート状態になることを防ぐ ことができる。これにより、漏れ電流を防ぐことができ る。

【0178】[実施の形態3]本発明の実施の形態3に

28

おけるカラムセンスアンブ対応の入力回路および負荷回路について図17を用いて説明する。

29

【0179】図17は、本発明の実施の形態3におけるカラムセンスアンプ対応の負荷回路の具体的構成の一例を示す図であり、代表例としてグローバルビット線対GBL0および/GBL0に対応する負荷回路22.0を示している。参考のため入力回路10.0との関係を記載する。なお、その他の負荷回路は、図17に示す構成と同じである(以下、総称的に負荷回路22と称す)。【0180】本発明の実施の形態3においては、本発明 10の実施の形態1における負荷回路20に代わって、図17に示す負荷回路22を用いる。

【0181】図17に示すように、本発明の実施の形態3における負荷回路22.0は、PMOSトランジスタP20およびP21を含む。PMOSトランジスタP20は、電源電位と対応するグローバルビット線/GBL0との間に接続される。PMOSトランジスタP21は、電源電位と対応するグローバルビット線GBL0との間に接続される。PMOSトランジスタMOSトランジスタP20のゲート電極は、グローバルビット線/GBL0と接続される。PMOSトランジスタP21のゲート電極は、グローバルビット線/GBL0と接続される。

【0182】本発明の実施の形態1で説明したように、 負荷回路20は、4素子のトランジスタから構成される が、図17に示す負荷回路22は、2素子のトランジス タから構成される。したがって、負荷部分のトランジス タの数を減らすことができるため、全体のレイアウト面 積を削減することができる。

【0183】[実施の形態4]本発明の実施の形態4に 30 おけるカラムセンスアンブ対応の入力回路および負荷回路について図18を用いて説明する。図18は、本発明の実施の形態4におけるカラムセンスアンブ対応の入力回路および負荷回路の具体的構成の一例を示す図であり、代表例としてグローバルビット線対GBL0および/GBL0に対応するメモリブロックBKiにおける入力回路14.0、および負荷回路24.0を示している。なお、その他の負荷回路は、図18に示す構成と同じである(以下、総称的に負荷回路24と称す)。また、その他の入力回路は、図18に示す構成と同じである(以下、総称的に入力回路14と称す)。

【0184】本発明の実施の形態4においては、本発明の実施の形態1における負荷回路20に代わって、図18に示す負荷回路24を、入力回路12に代わって図18に示す入力回路14を用いる。

【0185】図18に示す入力回路14.0は、NMO SトランジスタN24、N25およびN26を含む。N MOSトランジスタN24は、対応するグローバルビット線/GBL0とNMOSトランジスタN26の一方の 導通端子との間に接続される。NMOSトランジスタN 25は、対応するグローバルビット線GBL0とNMO SトランジスタN26の一方の導通端子との間に接続される。NMOSトランジスタN26の他方の導通端子 は、接地電位に接続される。

【0186】NMOSトランジスタN26は、そのゲート電極にブロック対応センスアンブ活性化信号S(i)を受ける。NMOSトランジスタN24のゲート電極は、対応するビット線/BITiOが、NMOSトランジスタN25のゲート電極は、対応するビット線/BITiOがそれぞれ接続される。

【0187】図18に示す負荷回路24.0は、PMOSトランジスタP22、P23およびP24を含む。PMOSトランジスタP23は、PMOSトランジスタP22の一方の導通端子と対応するグローバルビット線/GBL0との間に接続される。PMOSトランジスタP24は、PMOSトランジスタP22の一方の導通端子と対応するグローバルビット線GBL0との間に接続される。PMOSトランジスタP22の他方の導通端子は電源電位と接続される。

【0188】PMOSトランジスタP22のゲート電極は、対応するYアドレス信号/Y0を伝送するYデコード線と接続される。PMOSトランジスタP23のゲート電極は、対応するグローバルビット線GBL0と接続され、PMOSトランジスタP24のゲート電極は、対応するグローバルビット線/GBL0と接続される。

【0189】すなわち、負荷回路24の側に、Yアドレス信号を伝送するYデコード線を備える。これによりYデコード線を各メモリブロックBKにまで延ばす必要がなく、配線層を減らし歩留りを下げることを抑制することができるようになる。

【0190】 [実施の形態5] 本発明の実施の形態5に おけるカラムセンスアンブ対応の入力回路および負荷回 路について図19を用いて説明する。

[0191] 図19は、本発明の実施の形態5におけるカラムセンスアンブ対応の入力回路の具体的構成の一例を示す図であり、代表例としてグローバルビット線対GBL0および/GBL0に対応するメモリブロックBKiにおける入力回路16.0を示している。なお、参考のため負荷回路24.0との関係を記載する。その他の入力回路の構成も、図19に示す構成と同じである(以下、総称的に入力回路16と称す)。

【0192】本発明の実施の形態5においては、本発明の実施の形態1における負荷回路20に代わって図19 に示す負荷回路24を、入力回路10に代わって図19 に示す入力回路16を用いる。

[0193] 図19に示す入力回路16.0は、NMO SトランジスタN27,N28,N29およびN30を 含む。NMOSトランジスタN27およびN28は、対 応するグローバルビット線/GBL0と接地電位との間 50 に直列に接続される。NMOSトランジスタN29およ びN30は、対応するグローバルビット線GBL0と接地電位との間に直列に接続される。

【0194】NMOSトランジスタN28およびN30のそれぞれのゲート電極は、ブロック対応センスアンプ活性化信号S(i)を受ける。NMOSトランジスタN27のゲート電極は、対応するビット線BITi0と接続され、NMOSトランジスタN29のゲート電極は、対応するビット線/BITi0と接続される。

【0195】 このように、ビット線のそれぞれに対応してブロック対応センスアンプ活性化信号を受けるトラン 10 ジスタ (NMOSトランジスタN28 およびN30) を設けることにより、グローバルビット線同士のショートを回避することができる。

【0196】さらに、負荷回路24側で、Yアドレス信号を受けるようにするため、Yデコード線を短くすることが可能となる。これにより、配線数を減らして歩留りの低下を防止することができる。

【0197】 [実施の形態6] 本発明の実施の形態6におけるカラムセンスアンプ対応の入力回路および負荷回路について図20を用いて説明する。

【0198】図20は、本発明の実施の形態6におけるカラムセンスアンプ対応の入力回路および負荷回路の具体的構成の一例を示す図であり、代表例としてグローバルビット線対GBL0および/GBL0に対応するメモリブロックBKiにおける入力回路18.0、および負荷回路26.0を示している。

【0199】なお、その他の入力回路の構成も、図20 に示す入力回路18.0と同じ構成である(以下、総称的に入力回路18と称す)。また、その他の負荷回路の構成も、図20に示す負荷回路26.0と同じ構成であ 30る(以下、総称的に負荷回路26と称す)。

【0200】本発明の実施の形態6においては、本発明の実施の形態1における負荷回路20に代わって図20に示す負荷回路26を、入力回路10に代わって図20に示す入力回路18を用いる。

【0201】図20に示す入力回路18.0は、NMOSトランジスタN34、N35、N36およびN37を含む。NMOSトランジスタN34およびN35は、電源電位と対応するグローバルビット線/GBL0との間に直列に接続される。NMOSトランジスタN36およ40びN37は、電源電位と対応するグローバルビット線GBL0と間に直列に接続される。

【0202】NMOSトランジスタN35およびN37のそれぞれのゲート電極は、ブロック対応センスアンプ活性化信号S(i)を受ける。NMOSトランジスタN34のゲート電極は、対応するビット線BITi0と接続され、NMOSトランジスタN37のゲート電極は、対応するビット線/BITi0と接続される。

【0203】図20に示す負荷回路26.0は、NMO 書込用ブロック選択信号発生回路 I SトランジスタN31, N32およびN33を含む。N 50 ク選択信号発生回路 I 4 1を含む。

- **3**2 - <del>4</del> 7 7 1 1 1 - 3 0 0 7 0 2

MOSトランジスタN33のゲート電極は、対応するYアドレス信号Y0を受ける。NMOSトランジスタN3 1 およびN32は、クロスカップリング形の負荷回路を 構成する。

【0204】NMOSトランジスタN32の一方の導通 端子およびNMOSトランジスタN31のゲート電極 は、対応するグローバルビット線GBL0に接続され る。NMOSトランジスタN31の一方の導通端子およ びNMOSトランジスタN32のゲート電極は、対応す るグローバルビット線/GBL0に接続される。

【0205】とのように、ビット線のそれぞれに対応してブロック対応センスアンブ活性化信号を受けるトランジスタ(NMOSトランジスタN35およにN37)を設けることにより、グローバルビット線同士のショートを回避することができる。

【0206】さらに、負荷回路26側で、Yアドレス信号を受けるようにするため、Yデコード線を短くすることが可能となる。これにより、配線数を減らして歩留りの低下を防止することができる。

20 【0207】[実施の形態7]本発明の実施の形態7に おける半導体記憶装置について図21を用いて説明す る。なお、本発明の実施の形態7における半導体記憶装 置の全体構成は、図1に示す半導体記憶装置1000と 同じである。

【0208】図21は、本発明の実施の形態7における 半導体記憶装置の主要部の構成を示す図であり、代表例 として、メモリブロックBK0およびその周辺の回路を 示している。なお、その他の図示しないメモリブロック BKおよびその周辺の回路についても、同様の構成とす る。

【0209】図21において、本発明の実施の形態7における半導体記憶装置は、複数のメモリセルMC、複数のピット線対BIT0および/BIT0、…、複数のワード線WL0、ならびにワードドライバ32から構成されるメモリブロックBK0を含む。

【0210】ビット線対BITOおよび/BITOは、グローバルビット線対GBLOおよび/GBLOと対応関係にある。ワードドライバ32は、実施の形態1で説明したように、対応するメインアドレス信号/MAIN0、…および後述するXデコーダ72.0から受ける信号に応答して、複数のワード線の中から、1のワード線を選択状態にする。

【0211】図21において、本発明の実施の形態7における半導体記憶装置はさらに、ブロック制御回路130、プリチャージ回路131、カラムセンスアンプ入力部132、およびNMOS負荷回路133を含む。

【0212】ブロック制御回路130は、Xデコーダ72.0(図14参照)、PMOSトランジスタP40、 書込用ブロック選択信号発生回路140、読出用ブロック選択信号発生回路141を含む。

【0213】Xデコーダ72.0は、図14で説明した ように、下位の行アドレス信号を発生する。PMOSト ランジスタP40は、ビット線対BIT0および/BI T0をイコライズするための素子であって、対応するブ ロック選択信号BSOとイコライズ制御信号/BLEQ とに応答して、ビット線対BITOおよび/BITOを 同電位とする。

33

【0214】書込用ブロック選択信号発生回路140 は、ブロック選択信号BSOに対応する信号と書込動作 を指定する書込制御信号/WEとを入力に受けて、後述 10 する書込用トランスファゲート142を活性化する書込 用ブロック選択信号BS(W)を出力する。

【0215】動作電流低減のために、図示しないATD 回路から出力されるセンスアンプ活性化信号/SE1と ブロック選択信号BSOとの論理をとることにより、読 出用ブロック選択信号BS(R)を発生させる。

【0216】読出用ブロック選択信号発生回路141 は、ブロック選択信号BS0に対応する信号とカラムセ ンスアンブ活性化信号/SE1とを入力に受けて、後述 するカラムセンスアンプ対応の入力回路を活性化する読 20 出用ブロック選択信号BS(R)を出力する。

【0217】カラムセンスアンプ入力部132は、書込 用トランスファゲート142および入力回路12.0 (図16参照)を含む。

【0218】書込用トランスファゲート142は、NM OSトランジスタN40およびN41で構成される。N MOSトランジスタN40およびN41のそれぞれのゲ ート電極は、書込用ブロック選択信号BS(W)を受け る。NMOSトランジスタN40およびN41により、 対応するグローバルビット線対GBL0および/GBL 0から対応するビット線対BIT0および/BIT0に 信号が伝送される。

【0219】入力回路12.0は、読出用ブロック選択 信号BS(R)に応答して活性状態となり、対応するビ ット線対BITOおよび/BITOの電位に基づき、対 応するグローバルビット線対GBL0および/GBL0 の電位を変化させる。

【0220】NMOS負荷回路133は、NMOSトラ ンジスタN42およびN43で構成される。NMOSト ランジスタN42およびN43のそれぞれのゲート電極 40 は、反転書込用ブロック選択信号/BS(W)を受け る。NMOSトランジスタN42およびN43により、 対応するビット線対BITOおよび/BITOに電源電 位が供給される。

【0221】プリチャージ回路131は、イコライズ信 号/BLEQに対応する信号を受けて、ビット線対BI TOおよび/BITOをプリチャージする。読出動作に おけるPMOSクロスカップルで構成されるビット線負 荷の効きめをよくするため、ビット線対BITOおよび **/BIT0をイコライズ信号/BLEQで中間電位にプ 50 よび/GBL0には、クランプ回路151.0が、グロ** 

リチャージする。

【0222】プリチャージ回路131は、ピット線負荷 であるクロスカップル型のPMOSトランジスタP41 およびP42を含む。ビット線負荷をPMOSクロスカ ップリングで構成されるため、書込用トランスファゲー ト142をNMOSトランジスタで構成する。これによ り、ビット線対BIT0または/BIT0の一方がLレ ベルになれば、他方は、自動的にHレベルに設定され

【0223】なお、反転書込出用ブロック選択信号/B S(W) に応答して制御されるNMOS負荷回路133 は、読出動作時において、対応するビット線対BIT0 および/BIT0が開き過ぎて、誤書込を起こす危険性 のあるLレベルの電位が、ビット線対BITOおよび/ BITO上に出るのを防いでいる。

【0224】また、書込動作時において、NMOS負荷 回路133をオフ状態とすることで、対応するビット線 対BIT0または/BIT0の電位が確実に0Vまで落 ちるようにする。

【0225】次に、図21に対応する11/Oに対する トランスファゲート周辺回路の構成について、図22を 用いて説明する。

【0226】図22は、本発明の実施の形態7における 1 I / Oにおけるトランスファゲート周辺回路について 説明するための図である。図22の回路は、複数のデー **タ入出力ピンにおける1のデータ入出力ピンに対応する** ものである。

【0227】図22を参照して、グローバルビット線対 GBL0および/GBL0とYアドレス信号/Y0を伝 送するYデコード線 (/YOと記す)、グローバルビッ ト線対GBL1および/GBL1とYアドレス信号/Y 1を伝送するYデコード線(/Y1と記す)とが対応関 係にある。

[0228] グローバルビット線対GBL0および/G BL0には、イコライズ回路150. 0が、グローバル ビット線対GBL1および/GBL1には、イコライズ 回路150.1がそれぞれ接続されている。イコライズ 回路150.0および150.0は、イコライズ信号/ BLEQに応答して活性化する。

【0229】また、グローバルビット線対GBL0およ び/GBL0には、カラムセンスアンプ対応の負荷回路 152.0が、グローバルビット線対GBL1および/ GBL1には、カラムセンスアンプ対応の負荷回路15 2. 1がそれぞれ接続されている。負荷回路152.0 および152.1の構成は、図16において説明したと おりである。なお、負荷回路152.0および152. 1 はそれぞれ、負荷回路20と異なり、書込制御信号/ WEに応答して活性化する。

【0230】さらに、グローバルビット線対GBL0お

**ーバルビット線対GBL1および/GBL1には、クラ** ンプ回路151.2がそれぞれ接続されている。

【0231】クランプ回路151.0は、対応するYデ コード線/Y0の電位に応答して、非選択時に、対応す るグローバルビット線対GBLおよび/GBL0をHレ ベルに固定する。

【0232】クランプ回路151.1は、対応するYデ コード線/Y1の電位に応答して、非選択時に、対応す るグローバルビット線対GBL1および/GBL1をH レベルに固定する。

【0233】グローバルビット線対GBL0および/G BL0は、トランスファゲート153.0を介して、デ ータ入出力線対IOnおよび/IOnと接続される。グ ローバルビット線対GBL1および/GBL1は、トラ ンスファゲート153.1を介して、データ入出力線対 IOnおよび/IOnと接続される。データ入出力線対 IOnおよび/IOnには、さらにセンスアンプ・書込 回路154が接続される。

【0234】このように、カラムセンスアンプの負荷回 路をメモリブロックで共有することにより、高速動作を 20 実現するとともに、チップ面積を縮小することができ る。

【0235】また、カラムセンスアンプの入力回路にお いて、各ビット線毎に制御トランジスタを設けること で、グローバルビット線同士がショート状態になること を防ぎ、漏れ電流を防ぐことができる。

## [0236]

【発明の効果】請求項1に係る半導体記憶装置によれ ば、カラムセンス方式を採用するとともに、カラムセン スアンプの負荷回路を複数のメモリブロックで共有する 30 ことにより、低消費電力で、高速動作、およびチップ面 積の縮小を図ることが可能となる。

【0237】請求項2に係る半導体記憶装置は、請求項 1に係る半導体記憶装置であって、各メモリブロック毎 に、列に対応する入力回路を設けるとともに、複数のメ モリブロックに共通して負荷回路を設ける。各入力回路 は、対応するブロック選択信号に応答して動作する制御 回路を備える。

【0238】これにより、読出動作時において、メモリ セルは、接続関係にあるビット線対のみを駆動すればよ 40 い。この結果、低消費電力で、高速にデータの読出を行 なうことが可能となる。

【0239】請求項3に係る半導体記憶装置は、請求項 1 に係る半導体記憶装置であって、各メモリブロック毎 に、列に対応する入力回路を設けるとともに、複数のメ モリブロックに共通して負荷回路を設ける。各入力回路 は、ビット線毎に、対応するブロック選択信号に応答し て動作するスイッチ回路を備える。

【0240】これにより、読出動作時において、メモリ

く、この結果、低消費電力で、高速にデータの読出を行 なうととが可能となる。また、各ピット線対毎に制御回 路を設けることで、対応するグローバルビット線同士の ショートを防止することが可能となる。

36

【0241】請求項4に係る半導体記憶装置は、請求項 1 に係る半導体記憶装置であって、各メモリブロック毎 に、列に対応する入力回路を設けるとともに、複数のメ モリブロックに共通して負荷回路を設ける。 各負荷回路 は、対応するYアドレス信号に応答して活性化する。と 10 れにより、読出動作時において、メモリセルは、接続関 係にあるビット線対のみを駆動すればよい。この結果、 低消費電力で、高速にデータの読出を行なうことが可能 となる。また、Yアドレス信号を伝送する線をメモリブ ロックにまで延長する必要がないため、配線を減らし歩 留りを下げることを抑制することができる。

【0242】請求項5に係る半導体記憶装置は、請求項 1 に係る半導体記憶装置であって、各メモリブロック毎 に、列に対応する入力回路を設けるとともに、複数のメ モリブロックに共通して負荷回路を設ける。各負荷回路 は、対応するYアドレス信号に応答して活性化する。と れにより、読出動作時、メモリセルは、接続関係にある ビット線対のみを駆動すればよい。この結果、低消費電 力で、高速にデータの読出を行なうことが可能となる。 【0243】また、各入力回路は、ビット線毎に、対応 するブロック選択信号に応答して動作するスイッチ回路 を備える。これにより、対応するグローバルビット線同 士のショートを防止することが可能となる。

【0244】また、Yアドレス信号を伝送する線をメモ リブロックにまで延長する必要がないため、配線を減ら し歩留りを下げることを抑制することができる。

【0245】請求項6に係る半導体記憶装置は、請求項 2に係る半導体記憶装置であって、カラムセンスアンプ の入力回路部分を、メモリセルを構成するトランジスタ と同一のトランジスタで構成する。これにより、メモリ ブロック内における同一基板上に、入力回路部分とメモ リセルとを形成することが可能となる。この結果、チッ ブ面積を縮小することが可能となる。

【0246】請求項7に係る半導体記憶装置は、請求項 3 に係る半導体記憶装置であって、カラムセンスアンブ の入力回路部分を、メモリセルを構成するトランジスタ と同一のトランジスタで構成する。これにより、メモリ ブロック内における同一基板上に、入力回路部分とメモ リセルとを形成することが可能となる。この結果、チッ ブ面積を縮小することが可能となる。

【0247】請求項8に係る半導体記憶装置は、請求項 4に係る半導体記憶装置であって、カラムセンスアンプ の入力回路部分を、メモリセルを構成するトランジスタ と同一のトランジスタで構成する。これにより、メモリ ブロック内における同一基板上に、入力回路部分とメモ セルは、接続関係にあるビット線対のみを駆動すればよ 50 リセルとを形成することが可能となる。この結果、チッ

ブ面積を縮小することが可能となる。

【0248】請求項9に係る半導体記憶装置は、請求項5に係る半導体記憶装置であって、カラムセンスアンプの入力回路部分を、メモリセルを構成するトランジスタと同一のトランジスタで構成する。これにより、メモリブロック内における同一基板上に、入力回路部分とメモリセルとを形成することが可能となる。この結果、チップ面積を縮小することが可能となる。

37

【0249】請求項10に係る半導体記憶装置は、請求項2に係る半導体記憶装置であって、ビット線対を1層 10目のメタル配線で形成し、グローバルビット線対、Yデコード線等を2層目のメタル配線で、ビット線対に交差するように形成する。2層目のメタル配線のそれぞれを、スタンバイ時に同一レベルとする。これにより、高抵抗の異物が混入した場合であってもスタンバイ電流を抑制することが可能となる。

【0250】請求項11に係る半導体記憶装置は、請求項3に係る半導体記憶装置であって、ビット線対を1層目のメタル配線で形成し、グローバルビット線対、Yデコード線等を2層目のメタル配線で、ビット線対に交差20するように形成する。2層目のメタル配線のそれぞれを、スタンバイ時に同一レベルとする。これにより、高抵抗の異物が混入した場合であってもスタンバイ電流を抑制することが可能となる。

【0251】請求項12に係る半導体記憶装置は、請求項4に係る半導体記憶装置であって、ビット線対を1層目のメタル配線で形成し、グローバルビット線対、Yデコード線等を2層目のメタル配線で、ビット線対に交差するように形成する。2層目のメタル配線のそれぞれを、スタンバイ時に同一レベルとする。これにより、高抵抗の異物が混入した場合であってもスタンバイ電流を抑制することが可能となる。

【0252】請求項13に係る半導体記憶装置は、請求項5に係る半導体記憶装置であって、ビット線対を1層目のメタル配線で形成し、グローバルビット線対、Yデコード線等を2層目のメタル配線で、ビット線対に交差するように形成する。2層目のメタル配線のそれぞれを、スタンバイ時に同一レベルとする。これにより、高抵抗の異物が混入した場合であってもスタンバイ電流を抑制することが可能となる。

【0253】請求項14に係る半導体記憶装置は、請求項2に係る半導体記憶装置であって、さらに書込読出用トランスファゲートを備える。これにより、書込動作・読出動作ともに、必要とされる素子数を低減化することが可能となる。

【0254】請求項15に係る半導体記憶装置は、請求項3に係る半導体記憶装置であって、さらに書込読出用トランスファゲートを備える。これにより、書込動作・読出動作ともに、必要とされる素子数を低減化することが可能となる。

【0255】請求項16に係る半導体記憶装置は、請求 項4に係る半導体記憶装置であって、さらに書込読出用 トランスファゲートを備える。これにより、書込動作・ 読出動作ともに、必要とされる素子数を低減化すること が可能となる。

【0256】請求項17に係る半導体記憶装置は、請求項5に係る半導体記憶装置であって、さらに書込読出用トランスファゲートを備える。これにより、書込動作・読出動作ともに、必要とされる素子数を低減化することが可能となる。

# 【図面の簡単な説明】

【図1】 本発明の実施の形態1における半導体記憶装置1000の全体構成を示す図である。

【図2】 図1に示すトランスファゲート周辺回路6の 具体的構成の一例を示す図である。

【図3】 図1に示すメモリセルアレイ1に含まれるメ モリブロックの具体的構成の一例を示す図である。

【図4】 図2に示す負荷回路20の具体的構成の一例 を示す図である。

【図5】 本発明の実施の形態1における負荷回路20 と各メモリブロックにおける入力回路10との関係を示 す図である。

【図6】 本発明の実施の形態 1 におけるメモリブロックを中心とした構造を説明するための図である。

【図7】 本発明の実施の形態1におけるメモリブロックの主要部の構造を示す平面図である。

【図8】 図7に示すビット線にそって切断した断面図である。

【図9】 図2に示すトランスファゲートTGの具体的 構成の一例を示す回路図である。

【図10】 図2に示すセンスアンプSA1の具体的構成の一例を示す回路図である。

【図11】 図2に示すセンスアンプSA2の具体的構成の一例を示す回路図である。

【図12】 図1に示すデコーダ2の具体的構成の一例 を示すブロック図である。

【図13】 図12に示すデコーダ2に含まれるメイン デコーダ70の具体的構成の一例を示す図である。

【図14】 図12に示すデコーダ2に含まれるXデコ 40 ーダ群72の具体的構成の一例を示す図である。

【図15】 本発明の実施の形態1における構造上の効果を説明するための図である。

【図16】 本発明の実施の形態2におけるカラムセンスアンプ対応の入力回路の具体的構成の一例を示す図である。

【図17】 本発明の実施の形態3におけるカラムセンスアンプ対応の負荷回路の具体的構成の一例を示す図である。

【図18】 本発明の実施の形態4におけるカラムセン 50 スアンプ対応の入力回路および負荷回路の具体的構成の 一例を示す図である。

【図19】 本発明の実施の形態5におけるカラムセン スアンプ対応の入力回路の具体的構成の一例を示す図で ある。

【図20】 本発明の実施の形態6におけるカラムセン スアンプ対応の入力回路および負荷回路の具体的構成の 一例を示す図である。

【図21】 本発明の実施の形態7における半導体記憶 装置の主要部の構成を示す図である。

トランスファゲート周辺回路について説明するための図 である。

【図23】 従来のSRAM8000における主要部の 構成を示す回路図である。

【図24】 フルСMOS型のメモリセルの構成を示す 図である。

【図25】 TFT負荷型のメモリセルの構成を示す図 である。

【図26】 高抵抗負荷型のメモリセルの構成を示す図 である。

【図27】 従来のカラムセンス方式SRAM9000\*

\* における主要部の構成を示す図である。


【図28】 図27に示す従来のカラムセンスアンプ1 08の具体的構成の一例を示す回路図である。 【符号の説明】

1 メモリセルアレイ、2 デコーダ、4 入出力周辺 回路、6 トランスファゲート周辺回路、10,12, 14, 16, 18 入力回路、20, 22, 24, 2 6, 152 負荷回路、32 ワードドライバ、34 活性化回路、70メインデコーダ、72 Xデコーダ、 【図22】 本発明の実施の形態7の11/Oにおける 10 74 Yデコーダ、78 ブロックセレクタ、130 ブロック制御回路、131 プリチャージ回路、132 カラムセンスアンプ入力部、133 NMOS負荷回 路、140 書込用ブロック選択信号発生回路、141 読出用ブロック選択信号発生回路、142 書込用ト ランスファゲート、150 イコライズ回路、151 クランプ回路、TG トランスファゲート、IO, /I 〇 データ入出力線、SA1, SA2 センスアンプ、 WL ワード線、BIT、 /BIT ビット線、GB L. /GBL グローバルビット線、1000 半導体 20 記憶装置。

【図1】


ブロック BKO ブロック BK1 ブロック 周辺回路 外部· 入出力周辺回路


【図9】





【図10】


【図11】

















【図28】




<u>108.0</u>












【図21】



【図22】



[図27]



【図23】

